AMD apresenta primeiro chip ARM 64 bits para servidores

30/01/2014 às 11:31

1 min de leitura

Dispositivos ainda não têm data de lançamento comercial confirmada (Fonte da imagem: Divulgação/AMD)

Se você já ouviu falar no projeto Seattle da AMD, já deve ter imaginado que esse processador ARM para servidores do qual falamos é de fato o produto dessa iniciativa. A fabricante licenciou os modelos do Cortex-A57 da ARM e começou a produzir os chips Opteron A1100, componentes de arquitetura 64 bits feitos em 28 nm. Mesmo se tratando de um processador ARM, ele não deve aparecer em nenhum dispositivo mobile, tenho sido projetado para fornecer alto desempenho e ainda economizar energia em grandes datacenters.

A intenção da AMD com os novos Opteron é competir com a aclamada linha Xeon da Intel, também pensada para servidores, porém muito mais cara e menos econômica no campo da energia. A diferença entre os novos chips ARM da AMD e os Xeon da Intel é o poder de computação, que impossibilita o uso dos Opteron em supercomputadores para cálculos científicos, por exemplo. Ainda assim, para datacenters de armazenamento de dados em nuvem e servidores para websites, esses chips da AMD devem servir como uma luva.

Barato em dois sentidos

De acordo com a fabricante, um chip Opteron A1100 deve custar 10% do valor de um Xeon correspondente. Fora isso, a economia de energia deve deixar o dispositivo da AMD ainda mais atraente para quem está montando datacenters.

Para exemplificar a situação da economia de energia, a AMD informou que os A1100 devem ter um desempenho cerca de 2,5 vezes maior que os antigos Opteron X2150 e, ainda assim, manter o mesmo TDP do antecessor. Ou seja, mais poder e menos consumo/taxa de dissipação de calor.

As primeiras demonstrações dos Opteron A1100 da AMD devem ser realizadas em março deste ano, mas a empresa ainda não confirmou uma data para o início da comercialização dos dispositivos. Sabemos, entretanto, que haverá versões do chip com quatro e oito núcleos com frequências a partir de 2 GHz. Cada par desses núcleos deve compartilhar 1 MB de cache L2, e o chip como um todo contará com 8 MB de cache L3.

O processador ainda contará com suporte para: